\frameforsection[t]{
  \renewcommand\currentblocktitle{\hypertarget{5_1}{延迟优化问题与求解步骤}}
  \outonlyblock{
    \twocolumns{
      \outfigure{.8}{images/门大小未固定的逻辑电路.pdf}
      [{\zihao{6}x,y,z为待确定的值，表述相对于单位器件的大小}]
      \begin{itemize}
	\item 问题：各个门大小(x,y,z分别为多少）如何设计，才能使该逻辑电路的
	总延迟最小？
      \end{itemize}
    }{
      \begin{itemize}
	\item 求解步骤
	  \begin{enumerate}
	    \item 求总功效TE（总功效=各级总功效的乘积）\\
	      $t_1=x,t_2=\frac{y}{x}\frac{2+K_P}{1+K_P}=1.43\frac{y}{x}$\\
	      $t_3=1.87\frac{z}{y},t_4=\frac{96}{z}$\\
	      $TE=\prod_{k=1}^4t_k=257$
	    \item 把TE均匀分配到4级，设每级总功效为L，要使总延迟最小，则有\\
	      $4^L=TE\rightarrow L\approx 4$
	    \item 根据等式$t_k=L,k=1,2,3,4$,求得\\
	      $x=4,y=11.2,z=24$
	  \end{enumerate}
      \end{itemize}
    }
  }
}

